Probleemstelling: FPGA's zijn gei'ntegreerde schakelingen (IC) met een regelmatige structuur van aanpasbare functionele blokken, ingebed in een aanpasbaar interconnectienetwerk. Omwille van hun flexibiliteit worden ze vaak gebruikt in ingebedde systemen. Het ontwerp van nieuwe FPGA-architecturen is echter een moeilijke taak die veel tijd in beslag neemt. Bij het onderzoek naar nieuwe functionele blokken moet het interconnectienetwerk opnieuw gedimensioneerd worden telkens een functioned blok wijzigt. Dit maakt het onderzoek moeilijk omdat deze dimensionering een tijdrovend en iteratief proces is.