Project

Versnelling van FPGA CAD-tools door efficiënte parallellisatie van plaatsing en routering op GPU/FPGA

Looptijd
01-03-2017 → 30-09-2021
Financiering
Gewestelijke en gemeenschapsmiddelen: Bijzonder Onderzoeksfonds
Mandaathouder
Onderzoeksdisciplines
  • Engineering and technology
    • Electronics
    • Nanotechnology
    • Design theories and methods
Trefwoorden
FPGA CAD-tools plaatsing en routering hardware-acceleratie parallellisatie
 
Projectomschrijving

Het compileren van FPGA-ontwerpen neemt teveel tijd in beslag om een efficiënte doorlooptijd te garanderen. Ons hoofddoel is om de compilatietijd voor FPGA-ontwerp aanzienlijk te verlagen door het efficiënt parallelliseren van plaatsing- en routeringsalgoritmes op GPU of FPGA (hardware-versnelling). Dit biedt dan voordelen voor het ontwikkelen van FPGA CAD-tools en voor het ontwerp van FPGA-gebaseerde systemen.