-
Engineering and technology
- Computer architecture and organisation
- Performance evaluation, testing and simulation of reliability
- Processor architectures
Dit onderzoeksproject stelt tijdsproportionele speedupstacks voor die de reden voor de beperkte schaalbaarheid van meerdradige computerprogramma's op multi-core hardware quantificeert en toewijst aan individuele instructies zodat softwareontwikkelaars deze informatie kunnen aanwenden om de prestatie te optimaliseren. We zullen hiervoor specifiek focussen op meerdradige toepassingen met intensieve synchronisatie, dewelke moeilijk schalen en dewelke informatie vereisen op individueel instructieniveau om de prestatie te optimaliseren. De prestatie van veel kritische computerprogramma's, zoals besturingssystemen, virtuele machines, en databanken, is sterk afhankelijk van de prestatie van synchronisatie. Analyse van de prestatie van verschillende synchronisatieprimitieven (locks) laat toe de optimale lockimplementatie te bepalen en te selecteren voor een gegeven softwaretoepassing op een gegeven hardwareplatform.