De ideale processorbouwsteen is een krachtige en kostenefficiënte kern die de extractie van geheugenhiërarchieparallellisme kan maximaliseren, een combinatie die noch traditionele in-order noch out-of-order-cores bieden. We stellen de Load Slice Core-microarchitectuur voor, een beperkte niet-werkende engine die gericht is op het ophalen van geheugenhiërarchieparallellisme, wat volgens voorlopige resultaten een bijna 8 keer hogere prestatie per Watt per euro oplevert in vergelijking met een out-of-order kern. Het overkoepelende doel van dit project om het potentieel van de Load Slice-kern volledig te bepalen als een belangrijke bouwsteen voor een nieuwe multi-coreprocessorarchitectuur die nodig is in het licht van zowel de huidige als toekomstige uitdagingen in software en hardware, inclusief variabele thread-level parallelliteit, beheerde taalworkloads, het belang van sequentiële prestaties en de zoektocht naar aanzienlijk verbeterde kracht en kostenefficiëntie. We verwachten een aanzienlijke verbetering van de multi-core prestaties binnen het beschikbare stroombudget en de kosten door een combinatie van chipniveau-dynamiek en variabele parallelle schroefdraadniveaus naast het inherente kracht- en kostenefficiënte ontwerp met Load Slice-kern. Als we de werkelijke waarde en het potentieel van de Load Slice Core kunnen aantonen om toekomstige hardware- en software-uitdagingen aan te pakken, zal dit project een langdurige impact hebben op de voortgang van de microprocessor-industrie.