Dit project onderzoekt de grenzen voor data-overdracht aan hoge snelheid tussen chips. Bij heel hoge frequenties worden de (koperen) transmissielijnen verlieshebbend en dispersief. Om hiervoor te compenseren is een analoog egalisatiefilter vereist aan hoge snelheid. Dit vergt een nieuwe ontwerpmethodologie gebaseerd op co-ontwerp van discrete en verdeelde elementen om de technologische limieten van de meest recente chip technologieën te verleggen.